日本発エッジAIチップ「RAIDEN」がNVIDIA超え——3.36PFLOPSの数字より注目すべきこと
「NVIDIA超え」という見出しは、読む人の目を引く。ただ、そこで止まってしまうのはもったいない。
2026年9月24日、日本のスタートアップEdgeCortix（エッジコーティックス）が発表した次世代AIチップレットプラットフォーム「RAIDEN」は、確かに数字として興味深い。フラグシップの4ダイ構成「RAIDEN X4」のAI処理性能はFP4（4ビット浮動小数点演算）で最大3.36PFLOPS（3360TFLOPS）に達し、NVIDIAが2025年8月に発表した最新組み込みAIボード「Jetson AGX Thor」の2070TFLOPSを約1.6倍上回る。
ただし、この数字をそのまま「日本がNVIDIAに勝った」と読むのは早計だ。大事なのは、この発表が何を示しているかの構造を読むことで、数字の優劣を争うことではない。
なぜ今これが重要か——エッジAIの主戦場が変わりつつある
ここ1〜2年、「フィジカルAI」という言葉がロボティクスや製造業の文脈で急速に広まっている。AIが画面の中だけで動くのではなく、ロボットアーム、無人機、製造ラインのセンサー、航空機の制御システムといった物理世界に組み込まれていく動きだ。
この流れで問題になるのが、推論をどこで処理するかだ。クラウドに投げればレイテンシが出る。ネットワーク環境が整っていない現場では接続自体が不安定になる。機密性の高い防衛・航空宇宙分野ではそもそもクラウド送信が許されないケースもある。
つまり、物理世界で動くAIを本格的に展開しようとすると、エッジ側の処理能力が構造的な制約になってくる。そのボトルネックを解消しようとする動きが、今のエッジAIチップ競争の背景にある。RAIDENの発表は、その文脈の中に置いてはじめて意味を持つ。
事実・背景の整理——RAIDENとは何者か
RAIDENの技術的な構成を整理しておこう。
まず、アーキテクチャの設計思想として「チップレット」を採用している。1個・2個・4個のコンピュートダイをパッケージ内に集積するモジュール型の構造で、用途に応じてスケールアップできる設計だ。最小構成から始めて性能を段階的に引き上げられるという柔軟性は、開発・採用側にとって現実的な選択肢になりやすい。
処理コアは「DNA-X」と呼ばれる新アーキテクチャを採用。行列演算エンジンと64個のベクトルコアからなるベクトル処理エンジン、そして両エンジンと帯域幅15.6TB/sで接続される共有メモリハブから構成されている。コンピュートダイ間はUCIe（Universal Chiplet Interconnect Express）に基づく帯域幅1.54TB/sの超高速ファブリックで接続される。4ダイ構成のRAIDEN X4でこの積み上げが3.36PFLOPSという数字になる。
外部接続はPCIe 6.0（8レーン、双方向最大800GB/s）を備え、最大256GBのLPDDR5Xメモリを接続でき、その帯域幅も548GB/sを確保している。さらに、AI処理専用に閉じておらず、32個の64ビットRISC-Vコアによる汎用CPU処理も行える設計になっている点が実務的には地味に重要だ。AIだけでなく、組み込みシステムとしての制御処理を同一チップで担えるということを意味する。
ソフトウェア側では、既存製品のSAKURA-I・SAKURA-IIで展開してきた「MERA」（AIフレームワーク対応のコンパイルスタック）をDNA-X対応に拡張した「MERA 3.0」を用意している。既存の開発資産がRAIDENでそのまま使えるという継続性の設計は、採用側にとって乗り換えコストを下げる要素になる。
採用実績という点では、川崎重工業の次世代AI対応航空宇宙・防衛製品への搭載が既に始まっているという。量産品ではなく開発前提段階ではあるが、日本の大手重工メーカーがRAIDENを前提に製品設計を進めているという事実は、技術の実用性についての一定の裏付けになる。
なお、RAIDENはNEDO（新エネルギー・産業技術総合開発機構）の「ポスト5G情報通信システム基盤強化研究開発事業」（JPNP20017）の成果を活用しているとのことで、国の研究開発投資が民間製品に形を変えた事例としても読める。
数字の読み方と、構造の話
ここからは見方の話になる。
「3.36PFLOPSでNVIDIAの1.6倍」という数字は正確だが、比較の文脈を押さえておく必要がある。対象はNVIDIAの「組み込みAIボード」であるJetson AGX Thorだ。NVIDIAのデータセンター向けGPUとの比較ではない。つまり、組み込み・エッジ特化の土俵での話であり、その文脈で見れば意義はある。ただし、組み込み領域のシェアはデータセンター以上に多様なプレイヤーが競合しており、性能が即座にシェアに直結するわけでもない。
FP4という精度帯で性能を測っている点も確認しておきたい。4ビット浮動小数点は推論の量子化として有効だが、すべてのAIモデルがFP4で動作するわけではなく、精度のトレードオフを許容できるユースケースかどうかの判断が必要になる。
もう一つ冷静に見ておきたいのはタイムラインだ。サンプル提供が2027年初頭、量産開始が2027年後半とされている。今は2026年9月。量産品として手に入るまで、まだ1年以上ある。発表時点でのスペックがそのまま量産品に反映されるとは限らないし、スタートアップの製品ロードマップが予定通りに進まないこともある。「発表した」と「使える」は別の話だ。
これをネガティブに言いたいわけではなく、期待値の設定をしておくことが実務的に重要だということだ。
開発者・プロダクト担当は何を見るべきか
エッジAIのハードウェア選定において、純粋なFLOPS性能だけを見て判断している開発者はあまりいない。実際に重要なのは「ソフトウェアエコシステムの成熟度」だ。
NVIDIAがエッジ市場でも強い理由のひとつは、CUDAを中心とした分厚いエコシステムにある。AIフレームワーク、ライブラリ、デバッグツール、開発者コミュニティ——これらの蓄積がある製品と、新しく参入した製品では、プロジェクトの立ち上げにかかる工数が大きく異なる。
その意味で、EdgeCortixがMERAをSAKURA世代から継続して育ててきた点は評価できる。ただし、MERAがどれだけのAIフレームワーク・モデルに対応しているか、ドキュメントの充実度、実際の動作検証例の数——こうした要素が、製品採用の判断軸になる。チップの性能スペックと同じくらい、いやそれ以上に、この部分の調査が実務的には重要だ。
実際にRAIDENを検討するとしたら、サンプル提供が始まる2027年初頭が実質的なスタートラインになる。そこまでに川崎重工業との共同開発がどう進んでいるか、MERA 3.0の対応範囲がどう広がっているか——その動向を追い続けることが、判断の精度を上げる。
今後の論点——次に何が問題になるか
今後注目すべき点をいくつか挙げておく。
量産・供給の安定性。スタートアップが高性能チップを量産体制まで持っていくには、製造パートナー（どのファウンドリか、どのプロセスノードか）と供給網の確保が必要になる。川崎重工業という大手採用先を得たことは信頼性の証左になりうるが、量産規模での歩留まりや供給安定性は発表時点ではわからない。
ソフトウェアエコシステムの厚みとNVIDIAとの格差。MERAが今後どれだけのモデル・フレームワークに対応できるかは、採用の広がりに直結する。NVIDIAのJetson向けソフトウェアスタックと比較したとき、エコシステムの格差をどう埋めていくかが中長期の課題になる。
「垂直統合型採用」という戦略の広がり。川崎重工業が製品開発の前提としてRAIDENを採用しているという構図は、チップメーカーと最終製品メーカーが密結合で開発を進める垂直統合型のモデルだ。汎用チップを広く売るより、特定用途・特定顧客に深く入り込んで実績を積む——この戦略が日本のエッジAI市場でどこまで広がるかは、次の動向として注目しておきたい。
まとめ
EdgeCortixのRAIDENは、数字だけ見ればインパクトのある発表だ。3.36PFLOPS、NVIDIAの1.6倍、川崎重工業への採用——これらは単なるPRではなく、技術の実体がある。
ただし、同種のニュースを見るたびに確認してほしい軸がある。その数字はどの精度帯での比較か、量産はいつか、ソフトウェアスタックはどこまで成熟しているか——この三点だ。
エッジAIチップの競争は、データセンターGPUとは違う評価基軸で動いている。消費電力あたりの性能、ユースケースへの適合性、導入・運用のしやすさ——そこで実績を積んだものが採用されていく。RAIDENがその土俵で本格的に評価されるのは、量産品が市場に出る2027年後半以降だ。それまでの動向を、手放しで期待するでも無視するでもなく、追い続けるのが適切な距離感だと思っている。
参考元: 日本発スタートアップのエッジAIチップがNVIDIA超え、AI処理性能は3.36PFLOPS（MONOist）
